

外置看門口，可通過引腳選擇看門狗超時  
增強系統靈活性及可靠性

免費樣品 >



新聞 單元 專欄 焦點 技術 軟體 WOW!

CTIMES / 文章 /



當代ASIC設計的潛在趨勢

【作者：安森美半導體Robert Troy】 2014年07月15日 星期二

瀏覽人次：【1279】

知識結構

進階查詢

過去十年來，不同行業領域的眾多原裝置製造商(OEM)清楚表達了逐漸摒棄使用特定用途積體電路(ASIC)、反而在更大程度上依靠標準現成元件的意圖。背後的主要原因是這樣可讓他們壓低總成本，並縮減工程資源。然而，現實中這種情況幾乎沒有發生，因為過去三四年來，許多這類公司實質上加強了他們的設計團隊，在其系統設計中繼續沿用明顯以ASIC為中心的路線，這樣他們可以在競爭日趨激烈的市場維持與其競爭對手最大程度的差異化。然而，ASIC領域正經歷大幅變革，OEM必須相對地回應此種變革。

在從事ASIC應用時需要考慮多種因素，以確保集成ASIC的系統設計盡可能有效，同時將相關成本及開發時間保持在最低限度，下文將就此點予以討論。

一般而言，任何ASIC應用涉及到的關鍵參數不外乎性能、功率、晶片尺寸、單位成本、功能、非重複性工程(NRE)費用及上市時間等問題。設計中可以進行多種不同的折衷取捨，以強化其中的某個或多個參數。但顯而易見的是，如果客戶希望看到ASIC某方面特性增強，就會在其他特性方面作出犧牲。例如，在可攜式消費類設計中，將ASIC功率保持盡可能低被認為極有好處，這樣能夠延長終端產品的電池使用時間。此外，這類設計中很可能也要顧及空間限制；如果要充分滿足這兩項需求，那麼就必須在其他方面作出一些折衷，如設計能夠支持的功能的廣泛程度，或是ASIC的工作速度。

雖然程序邏輯已被用作標準單元技術的替代技術，但實際上，分區程序邏輯快(FPGA)無法提供ASIC的功能。FPGA擁有對設計進行修改的彈性，如在開發過程中修改十，提供早期硬體原型能力、或是使用軟體開發工具來修改以降低風險，抑或在終端產品需要翻修的較晚階段來修改。但當涉及到ASIC才具有的那種最佳化時，FPGA就無法勝任了。如果工程師的設計基於任何FPGA系列，那麼他們將會面臨FPGA系列中不同晶片尺寸、提供的查找表(LUTs)數量等因素的限制。使用ASIC時，情況就完全不同了—系統設計人員實際上擁有一塊空白畫布。當涉及到電路板空間利用、功率預算、工作速度等參數時，ASIC就有更寬廣的餘地了—所有必須作出的決策不過是這些參數中哪些擁有最高優先順序。當然，在許多案例中，系統設計希望它們同時都具有最高優先順序，這就是為什麼磋商諮詢至關重要。過去，在ASIC設計及應用期間，系統設計人員與其他方面工作人員極少對話溝通。但隨著設計的程度更趨複雜、更嚴格的時間及成本約束，再加上涉及到的性能需求，表示這種缺乏對話的方式不再可取。在設計最初階段，相關各方之間就應該進行詳細討論；這可能包括製程技術選擇的討論，因為製程技術對ASIC開發的範疇以及可能應用的功能有極大影響。這表示客戶知悉能夠達到什麼的結果，他們的期望也可以保持受到控制—因而專案可以根據日程來完成，而且可以避免耗費不菲的設計返工(re-spin)。

在許多情況下，系統設計人員透過使用標準來定義系統互連，處理器子系統及外部介面的方式，因應如今影響ASIC應用的問題。有些流行的處理器與子系統共用相同的互連匯流排—因而使代碼能從一個裝置移植到另一個裝置，相容帶有可驗證標準(如PCI Express、乙太網或MIPI)的高速互連介面協定的智慧財產產權(IP)模組使系統設計人員能夠利用標準物理介面及控制器模組，且知道一旦ASIC投產後不會有相容性問題。也有許多高頻寬記憶體介面標準，以及可以在設計中充分利用的經過矽片驗證的介面。這些標準的應用推動了在ASIC設計中複用經過驗證的IP模組，因而降低可能在技術上或財務上出現妨礙專案的錯誤之風險。在通常情況下，客戶會過高估他們對於ASIC設計的需求；他們會要求加入高性能處理器內核(如ARM Cortex A系列及PowerPC 460)或高速串列介面(如USB 3.0)，實際上若對規格的高期望稍稍降低時，便能發現不僅是ASIC夠用，同時還能縮短開發時間或降低高昂的NRE費用。

當今的系統架構師及設計人員必須作出一些困難的抉擇；傳統想法是他們可以決定自己完成全部的應用工作，並管理製造、封裝及測試流程，或是可以另行與小型設計公司或代工廠合作，以滿足他們的系統要求。雖然第二種方式表示他們可以省去部分相關事務，但在現實中，系統設計人員仍需面臨監督設計流程、以及封裝和測試的需求，因為這期間任何的差錯都可能表示會浪費投資。

對於OEM而言，在使用設計公司及代工廠組合、或嘗試使用內部工程團隊來承擔ASIC設計工作之外的另一選擇，就是與擁有成熟ASIC業務的半導體製造商/供應商合作。雖然近年來經營此類業務的半導體公司數量越來越有限，但仍有公司提供全面的ASIC應用服務。沿著這條路線，OEM能夠運用此製造商/供應商採用不同製程來工作的經驗，這樣可以選擇最適合的系列特定應用要求，並知悉什麼樣的特別IP模組可以理想的被組合運用，從而提升系統總體性能。例如，對於此前的設計專案而言，可能已經弄清在使用某種製程技術為ASIC設計增加互連功能時，某些媒體存取控制器(MAC)和實體層(PHY) IP模組系列非常有效。此外，雖然ASIC擁有比其他可選IC方案更高程度的應用安全性，但業界越來越為仿冒產品感到焦慮。因此，至關重要的是OEM明瞭這可能會帶來的商業影響，這就增強了他們聯絡能夠防免此類問題的公司的動力。

跟商業及技術相關的種種壓力，已經驅使OEM在進行使用ASIC的新系統設計時，大幅變更他們採取的策略。安森美半導體積極因應ASIC市場的變化，使用從自有晶圓廠及相關代工合作夥伴晶圓廠的多種先進技術，為客戶提供ASIC應用服務及半導體製造專業知識和技術。安森美半導體還能使客戶接觸到其技術精進的IP專家，這樣系統設計人員在處理性能、功率、成本及功能等的折衷時，便能作出最明智的決策，這表示他們的系統針對意欲執行的特別任務進行了充分最佳化。。



# 當代 ASIC 設計的 潛在趨勢

發表單位：安森美半導體

作者：Robert Troy

關鍵字：ASIC

語言版本：繁體中文

字數 2220 字

圖表數：

完整內容：<http://www.ctimes.com.tw/art/articleindex.asp>

過去十年來，不同行業領域的眾多原裝置製造商(OEM)清楚表達了逐漸摒棄使用特定用途積體電路(ASIC)、反而在更大程度上依靠標準現成元件的意圖。背後的主要原因是這樣可讓他們壓低總成本，並縮減工程資源。

然而，現實中這種情況幾乎沒有發生，因為過去三四年來，許多這類公司實質上加強了他們的設計團隊，在其系統設計中繼續沿用明顯以ASIC為中心的路線，這樣他們可以在競爭日趨激烈的市場維持與其競爭對手最大程度的差異化。然而，ASIC領域正經歷大幅變革，OEM必須相對地回應此種變革。

在從事ASIC應用時需要考慮多種因

素，以確保集成ASIC的系統設計盡可能有效，同時將相關成本及開發時間保持在最低限度，下文將就此點予以討論。

一般而言，任何ASIC應用涉及到的關鍵參數不外乎性能、功率、晶片尺寸、單位成本、功能、非重複性工程(NRE)費用及上市時間等問題。設計中可以進行多種不同的折衷取捨，以強化其中的某個或多個參數。但顯而易見的是，如果客戶希望看到ASIC某方面特性增強，就會在其他特性方面作出犧牲。例如，在可攜式消費類設計中，將ASIC功率保持盡可能低被認為極有好處，這樣能夠延長終端產品的電池使用時間。